EUROPEAN PATENT OFFICE

Patent Abstracts of Japa

PUBLICATION NUMBER

05343376

PUBLICATION DATE

24-12-93

APPLICATION DATE

05-06-92

APPLICATION NUMBER

04145574

APPLICANT: FUJITSU LTD;

INVENTOR:

YAMADA KISOU;


INT.CL.


H01L 21/304 H01L 21/02


TITLE


MANUFACTURE OF

SEMICONDUCTOR DEVICE









ABSTRACT:

PURPOSE: To firmly attach a semiconductor substrate to a support substrate to realize thinning by laminating an Si compound film, an Si-containing organic compound film and an Si compound film on the semiconductor substrate, forming an Si compound film on the support substrate, joining both substrates and removing the Si compound film from the rear of the semiconductor substrate.

CONSTITUTION: Coatings of an Si compound film 11, an organic Si-coated glass film 12 the Si compound film 11 are laminated on a surface of an Si substrate 3 with a semiconductor element formed. On the other hand, a coating of the Si compound film 11 is formed on a support substrate 6, and after both substrates 3, 6 are cleaned, the substrates 3, 6 are joined with their coatings in contact, so that the Si substrate 3 is thinned from the rear of the Si substrate 3, the joined substrates 3, 6 are etched and the Si compound film 11 is removed. Then the thinned Si substrate 3 is separated from the support substrate 6. Thus a semiconductor substrate formed with a thinned semiconductor element can be obtained.

COPYRIGHT: (C)1993, JPO& Japio

This Page Blank (uspio)

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-343376

(43)公開日 平成5年(1993)12月24日

(51) Int.Cl.5

識別記号

庁内整理番号

FI.

技術表示箇所

H 0 1 L 21/304

3 2 1 M 8728-4M

A 8728-4M

21/02

В

審査請求 未請求 請求項の数2(全 5 頁)

(21)出願番号	特顧平4-145574	(71)出願人	000005223
			富士通株式会社
(22) 出顧日	平成4年(1992)6月5日	Į	神奈川県川崎市中原区上小田中1015番地
		(72)発明者	渡辺 修治
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(72)発明者	久保 加寿也
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(72) 発明者	大工博
		(12)/2011	神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(7.4) (b.777) I	
•	•	(74)代理人	介理士 并桁 貞一
			最終頁に続く


(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 半導体装置の製造方法に関し、半導体素子を 形成した半導体基板を気泡の発生が起こりやすい接着剤 を用いることなく、強固に他の支持基板に接着でき、薄 層化できる半導体装置の製造方法の提供を目的とする。

【構成】 表面に半導体素子を形成したSi基板3の表面 側にシリコンの化合物膜11、シリコンを含む有機シリコン整布ガラス膜12、シリコンの化合物膜11の被膜を積層して形成するとともに、支持基板6上にシリコンの化合物膜11の被膜を形成し、前記両者の基板3,6を洗浄した後、該両者の基板3,6上に形成した被膜同士を対向させて両者の基板3,6を接着し、前記Si基板3の裏面側より該Si基板3を薄層化し、前記シリコンの化合物膜11の選択エッチング液を用いて、接着した両者の基板3,6をエッチングし、前記シリコンの化合物膜11を除去することで、薄層化されたSi基板3を支持基板6より分離する工程を含むことで構成する。

本是明の方法 12-更施例を示す断面図



4

【特許請求の範囲】

【請求項1】 表面に半導体素子を形成した半導体基板 (3) の表面側にシリコンの化合物膜(11)、シリコンを含 む有機化合物膜(12)およびシリコンの化合物膜(11)を積 **層して形成するとともに、支持基板(6) 上にシリコンの** 化合物膜(11)を形成し、

前記両者の基板(3,6) を洗浄した後、該両者の基板(3, 6) 上に形成した被膜同士を対向させて両者の基板(3,6) を接着し、

前記半導体基板(3) の裏面側より該半導体基板(3) を薄 10 層化し、前記シリコンの化合物膜(11)の選択エッチング 液を用いて、接着した両者の基板(3,6) をエッチング し、前記シリコンの化合物膜(11)を除去することで、薄 層化された半導体基板(3) を支持基板(6) より分離する 工程を含むことを特徴とする半導体装置の製造方法。

【請求項2】 前記支持基板(6) を透明基板とすること を特徴とする請求項1記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 20 係り、特に半導体素子を形成した半導体基板の薄層化の 工程を含む半導体装置の製造方法に関する。

[0002]

【従来の技術】従来より図3(a)に示すように、赤外線に 高感度を有し、エネルギーギャップの狭い水銀・カドミ ウム・テルル (HgCdTe) のような化合物半導体基板1に 該基板の逆導電型の不純物原子を導入して赤外線検知素 子2を形成し、シリコン (Si) 基板3に不純物原子を導 入して前記検知素子2で得られた検知信号を信号処理す る電荷転送素子の入力ダイオード4を形成し、両者の基 30 板1.3 に形成された半導体素子同士をインジウム(In) の金属バンプ5で圧着接合して赤外線検知装置が形成さ れている。

【0003】ところで、上記HgCdTeの化合物半導体基板 1は、Si基板3に対して熱膨張率が大であり、上記のよ うにして形成した赤外線検知装置は液体窒素温度で使用 しており、該装置を保管する場合は室温であるので、室 温より液体窒素温度迄の間に赤外線検知装置が曝される 間に、両者の基板1,3 の熱膨張率の相違に起因して、両 者の半導体素子を接続している金属バンプ5が外れた り、亀裂を生じたりして半導体素子同士が接続不良とな る問題を生じている。

【0004】そのため、図3(b)に示すように、この赤外 線検知素子を形成したHgCdTe基板1を出来る丈、時層状 態に研磨し、この薄層化した基板1を、Si基板より成る 支持基板6にエポキシ樹脂(商品名:アラルダイト、チ バガイギー社製)より成る接着剤7にて接着する。

【0005】次いで図3(c)に示すように、この支持基板 6に接着され、赤外線検知素子を形成している薄層化し

合して三次元の赤外線検知装置を形成している。

【0006】このようにすると、前記HgCdTe基板1は薄 層化されてSi基板3に接着されているので、Si基板3の 熱膨張率がHgCdTe基板 1 の熱膨張率よりも支配的にな り、金属バンプ5が剥がれたり、龟裂を発生したりする 事故が無くなる。

[0007]

【発明が解決しようとする課題】然し、この方法による と、前記HgCdTe基板1とSi基板3とを接着剤7で接着す る工程に於いて、前記接着剤7の内部に気泡が入りやす く、この気泡によって研磨すべきHgCdTe基板1が、その 気泡の存在する箇所より研磨工程中に割れたり、クラッ クが入ったりする恐れが有り、上記赤外線検知案了2を 形成したHgCdTe基板 1を30 μm 以下の厚さに研磨するこ とは困難である。

【0008】本発明は上記した問題点を除去するもの で、上記赤外線検知素子を形成したIgCdTe基板、或いは 半導体素子を形成した他のSi基板等の半導体基板を、気 泡の発生が起こりやすい接着剤を用いることなく、強固 に支持基板に接着でき、薄層化できる半導体装置の製造 方法の提供を目的とする。

[0009]

【課題を解決するための手段】本発明の半導体装置の製 造方法は、請求項1に示すように、表面に半導体案子を 形成した半導体基板の表面側にシリコンの化合物膜、シ リコンを含む有機化合物膜およびシリコンの化合物膜を 積層して形成するとともに、支持基板上にシリコンの化 合物膜を形成し、前記両者の基板を洗浄した後、該両者 の基板上に形成した被膜同士を対向させて両者の基板を 接着し、前記半導体基板の裏面側より該半導体基板を薄 層化し、前記シリコンの化合物膜の選択エッチング液を 用いて、接着した両者の基板をエッチングし、前記シリ コンの化合物膜を除去することで、共層化された半導体 基板を支持基板より分離する工程を含むことを特徴とす るものである。

【0010】また請求項2に示すように、前記支持基板 を诱明基板とすることを特徴とするものである。

[0011]

【作用】鏡面研磨をしたSi基板を純水にて洗浄し、表面 が清浄と成った鏡面状態のSi基板同士、或いはSiO2等の Siの化合物膜を表面に形成したSi基板を純水により清浄 に洗浄し、前記化合物膜を対向させてSi基板同士を接着 すると、該Si基板上、或いはSiの化合物膜上で洗浄の際 に形成されたOH基同士が水素結合を起こして強固に結 合するので、Si基板同士、或いはSiの化合物膜を形成し たSi基板同士が室温で加圧することなく密着するとされ

【0012】そしてこのように密着したSi基板同士を加 熱すると、更に接着が進行するとされている。このこと たIgCdTe基板 1 とSi基板 3 をInの金属バンプ 5 で圧着接 50 は文献 "R. Stengl. Tan and U. Goesele; Jpn. J. Appl. Phy 3 s. Vol28, page1735(1989 年)"に於いて記載されている。

【0013】本発明者等は上記したことを利用し、半導体素子を表面に形成したSi基板の表面側に燐珪酸ガラス膜(PSG膜;Phosph Silicate Glass膜)膜より成るSiの化合物膜を形成した後、その上に有機シリコン塗布ガラス膜(SOG膜;Spin On Glass膜)を塗布して表面を平坦に加工し、更にその上に燐珪酸ガラス膜の三層構造の被膜を形成する。

【0014】一方、サファイア、或いは石英のような絶 緑性の支持基板上に燐珪酸ガラス膜の被膜を形成し、両 者の基板に形成した被膜同士を対向させて接着した後、 半導体素子を形成したSi基板の裏面側より研磨し、該Si 基板を薄層化する。

【0015】そして所定の寸法にSi基板が薄層化された 時点で、燐珪酸ガラス膜を選択的にエッチングするエッ チング液を用いて、半導体素子を表面に形成し、且つ薄 層化されたSi基板を取り出す。

【0016】このようにすると、半導体素子を形成した Si基板は、割れたり、欠けたりせずに容易に所定の寸法 に迄薄層化される。また接着剤を用いて居ないので、気 20 泡が発生して、その気泡の発生部分よりSi基板の荷層化 の研磨の際にクラックが発生したりする事故が無くな ス

[0017]

【実施例】以下、図面を用いて本発明の一実施例に付き詳細に説明する。図1(a)に示すように、表面に半導体素子を形成し、凹凸形状を呈するSi基板3を準備する。

【0018】次いで図1(b)に示すように、前記半導体素子を形成し、凹凸形状を呈しているSi基板3上に化学気相成長法(CVD; Chemical Vapor Deposition 法)を 30 用いて燐シリケートガラス膜より成るSiの化合物膜11を形成する。

【0019】次いでその上に組成が珪素化合物〔RnSi(0 E)4・・〕とガラス質形成剤と有機溶剤の混合液よりなり、(商品名;0CD、東京応化株式会社製)のSOG膜(SpinOn Glass膜)と称する有機シリコン塗布ガラス膜12の形成剤をスピナーを用いて回転塗布する。そして前記有機シリコン塗布ガラス膜12を、前記凹凸状を呈しているSi基板3の表面が平坦に成るように埋めて形成する。次いで更に400℃前後の温度で該基板3をベーキングする。

【0020】更に、その上に前記CVD法で燐シリケートガラス膜11を形成し、3層構造の被膜を10μm 程度の厚さ迄形成する。このように形成した3層構造の被膜を研磨し、表面粗さが5m以下の程度まで研磨する。

【0021】一方、図1(c)に示すように、石英、或いはサファイア基板より成る支持基板6を準備する。次いで図1(d)に示すように、該支持基板6上に前配したCVD法により燐シリケートガラス膜、或いはSiO:膜より成るSiの化合物膜11を形成する。

【0022】次いで図2(a)に示すように、半導体素子を 形成したSi基板3と、支持基板6とを塵が無い状態まで 充分純水にて洗浄し、上配両者の基板3,6 上に形成した Si化合物膜11同士が対向するようにし、室温で重ね合わ せて接着する。

[0023] この重ね合わせる時点で、両者の基板3,6 に直流のパルス電圧を印加する、いわゆる静電パルス圧 着法を用いて接着すると尚、一層強固に接着できる。そして石英板、或いはサファイア基板のような透明な支持 基板6の側より顕微鏡等を用いて観察し、両者の基板3,6 の接着された箇所に気泡が有るか、否かの検査を行い、気泡が有る場合は、燐シリケートガラス膜より成る Si化合膜11の選択エッチング液を用いて両者の基板3,6 を分離し、再度Si化合物膜11、或いは有機シリコン塗布ガラス膜12を形成する。

【0024】次いで気泡が無い場合は、両者の基板3,6を200~500℃の温度で熱処理し、より密着度を強化する。このようにした後、図2(b)に示すように、Si基板3の裏面側より該基板3を研磨装置で研磨し、10μm以下の厚さ迄研磨する。この場合研磨剤を選択し、研磨した面の表面粗さが0.1μm程度に成るように研磨する。

【0025】前記した燐シリケートガラス膜より成るSiの化合物膜11は、有機シリコン塗布ガラス膜12よりエッチング速度が高いので、燐シリケートガラス膜より成るSi化合物膜11のエッチング液を用いることで、選択エッチングされる。

【0026】そして図2(c)に示すように、薄層化され、半導体素子を表面に形成したSi基板3が接着箇所より分離される。なお、本実施例の支持基板6として用いたサファイア基板、或いは石英板の代わりに、SOS (Silicon On Sapphir) 基板を用いても良い。この場合は、該基板上に燐シリケートガラス膜や、SiO2膜のようなSi化合膜を形成する必要は無い。

【0027】また半導体素子を形成したSi基板3上に、Siの化合物膜として燐シリケートガラス膜を形成する代わりにSiQ膜を形成しても良い。

[0028]

【発明の効果】以上述べたように、本発明の方法に依る と半導体案子を形成したSi基板が、所定の厚さに割れ、 欠けを発生しない状態で薄層化されるので、このような 。薄層化の工程を採る半導体装置の製造方法に、本発明の 方法を用いると極めて有利で、高歩留りで半導体装置が 形成できる効果がある。

【図面の簡単な説明】

【図1】 本発明の方法の一実施例を示す断面図である。

【図2】 本発明の方法の一実施例を示す断面図である。

【図3】 従来の半導体装置とその製造方法の説明図で50 ある。

(4)

特開平5-343376

5


【符号の説明】


3 Si基板 6 支持基板


- 11 Siの化合物膜
- 12 有機シリコン塗布ガラス膜

【図1】

本港州的法 12-奥施例经示计断面图









【図2】

本筅明の方法の一実施例を示け断面図








従来の半導体表置と初製造方法の説明図

[図3]



(5)

フロントページの**統**き

(72)発明者 山田 競 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

This Page Blank (uspto)